XILINX的JTAG加载以及如何设置未使用PIN脚的上下拉或悬空 | 您所在的位置:网站首页 › fpga 上拉电阻 › XILINX的JTAG加载以及如何设置未使用PIN脚的上下拉或悬空 |
项目框架 问题1:底板供电OK,核心板不能供电 原因:核心板卡上的R209的10K的电阻过于大,导致5V的电压不能使电源芯片正常工作 解决:修改电阻为820R后,电源芯片正常工作,核心板供电正常 问题2:底板,核心板供电OK,Z7的PS在加载bit过程中,电流为1.05A~1.08A,加载至99%,电流会往下降至0.68A左右,然后恢复成1.06A,SDK报错如下: 原因:核心板卡上的Z7供电不足导致程序最后加载的时候,Z_VCC_1.0V拉低,导致后面的电压不正常(下图是Z7电源启动顺序) 解决1:外接3.3V电压后,正常工作 解决2:在VIVADO上设置未使用的管脚为上拉(pull up),可以使Z_VCC_1.0V_PG为1,后续电压正常工作 如何设置未使用的管脚为上下拉或者悬空,第一种方式是在VIVADO软件设置: 1..工程实现完成后,open implemented design 2.右键点击 generate bitstream 打开bitstream setting 3.点击configure additional bitstream settings 4.点击configuration 5.下拉到最后,改为pulldown或pullon或pullnone 第二种方式是在xdc文件里设置: set_property BITSTREAM.CONFIG.UNUSEDPIN PULLUP [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN PULLDOWN [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design] |
CopyRight 2018-2019 实验室设备网 版权所有 |